INCT da Internet do Futuro

Guido Costa Souza de Araújo

Prof. Guido Araújo recebeu o título de PhD em Engenharia Elétrica pela Universidade de Princeton (EUA) em 1997. Com uma atuação de mais de 30 anos na área de sistemas de computação, trabalhou na Fujitsu Laboratories of America em 1996 e foi consultor das empresas americanas Conexant Semiconductor Systems e Mindspeed Technologies (Califórnia, EUA) entre 1997-2001. Atualmente é Professor Titular do Instituto de Computação da UNICAMP. Os seus interesses de pesquisa estão concentrados em programação paralela, otimização de código e computação em nuvem que foram/são desenvolvidos em parceria com empresas como Intel, Microsoft, LGE, Samsung e IBM e centros de pesquisa nos EUA, Canadá, França e Espanha. Prof. Guido recebeu prêmios de melhor artigo científico na ACM/IEEE DAC (1996), SCOPES (2003), IEEE SBAC-PAD (2004), IP/SOC (2006), Test of Time SBCCI Award (2014) e IEEE SBAC-PAD (2017). Seus alunos foram premiados nos Concursos de Teses e Dissertações da Sociedade Brasileira de Computação de 2003 e 2006 e receberam o Prêmio CAPES de Teses de 2006. Ele recebeu ainda da UNICAMP o Prêmio Zeferino Vaz de Reconhecimento Acadêmico (2002e 2022) por suas contribuições à pesquisa e ao ensino de Ciência da Computação, Prêmio de Excelência Didática do IC-UNICAMP (2008 e 2021) e os Prêmios Inventores da UNICAMP de 2016 e 2017. Foi Chefe do Departamento de Sistemas de Computação do IC-UNICAMP (2005-2008), membro do Conselho do Programa CI-Brasil do MCTIC (2006-2007), membro do Conselho Técnico Científico do Instituto Samsung SIDI (2005-2010) e coordenador brasileiro do projeto CNPq/NSF DASP, uma colaboração entre MIT, Princeton University e UNICAMP. Possui 5 patentes depositadas pela UNICAMP, sendo duas licenciadas, uma delas pela Samsung (2016). Foi Membro (2006-2018) e Presidente (2019-2020) do Conselho Técnico-Científico do Instituto de Pesquisas Eldorado e Membro do . É Pesquisador 1B do CNPq e Conselho Técnico-Científico do Instituto SIDI (2012-2017). Atualmente é Membro do Conselho Editorial da IEEE MICRO. (Texto informado pelo autor)

http://lattes.cnpq.br/8683914780987242 (21/01/2024)

Rótulo/Grupo:

Bolsa CNPq: Nível 1B

Período de análise:

Endereço: Universidade Estadual de Campinas, Instituto de Computação, Departamento de Sistemas de Computação. Avenida Albert Einstein, 1251 Cidade Universitária 13083852 - Campinas, SP - Brasil Telefone: (019) 35215880 Fax: (019) 35215847 URL da Homepage: http://www.ic.unicamp.br/~guido

Grande área: Ciências Exatas e da Terra

Área: Ciência da Computação

Citações: Google Acadêmico

Produção bibliográfica

Artigos completos publicados em periódicos (40)
1. MUNOZ MORALES, CATALINA ; HONORIO, BRUNO ; DE CARVALHO, JOAO P.L. ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO. On the impact of mode transition on phased transactional memory performance. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING. v. 173, p. 126-139, issn: 0743-7315, 2023.
2. FERRARI, VICTOR ; SOUSA, RAFAEL ; PEREIRA, MARCIO ; L. DE CARVALHO, JOÃO P. ; AMARAL, JOSÉ NELSON ; MOREIRA, JOSÉ ; ARAUJO, GUIDO. Advancing Direct Convolution Using Convolution Slicing Optimization and ISA Extensions. ACM Transactions on Architecture and Code Optimization. v. 20, p. 1-26, issn: 1544-3566, 2023.
3. Honorio, Bruno Chinelato ; de Carvalho, João P. L. ; Morales, Catalina Munoz ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO. Using Barrier Elision to Improve Transactional Code Generation. ACM Transactions on Architecture and Code Optimization. v. 19, p. 1-23, issn: 1544-3566, 2022.
4. SOUSA, RAFAEL ; PEREIRA, MARCIO ; KWON, YONGIN ; KIM, TAEHO ; JUNG, NAMSOON ; KIM, CHANG SOO ; FRANK, MICHAEL ; ARAUJO, GUIDO. Tensor slicing and optimization for multicore NPUs. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING. v. 175, p. 66-79, issn: 0743-7315, 2022.
5. ESPINDOLA, VINICIUS ; ZAGO, LUCIANO ; YVIQUEL, HERVÉ ; ARAUJO, GUIDO. Source Matching and Rewriting for MLIR Using String-Based Automata. ACM Transactions on Architecture and Code Optimization. v. 20, p. 1-26, issn: 1544-3566, 2022.
6. ARAUJO, GUIDO; WANNER, LUCAS. Special Issue on Compiling for Accelerators. Ieee Micro. v. 42, p. 6-8, issn: 1937-4143, 2022.
7. CARVALHO, J. P. L. ; KUZMAN, B. ; KOROSTELEV, I. ; NELSON AMARAL, J. ; BARTON, C. ; ARAUJO, GUIDO. KernelFaRer: Replacing Native-Code Idioms with High-Performance Library Calls. ACM Transactions on Architecture and Code Optimization. v. 18, p. 1, issn: 1544-3973, 2021.
8. CARVALHO, LUCAS M ; CARVALHO-NETTO, OSMAR V ; CALDERÓN, LUIGE L ; GUTIERREZ, MILENA ; DE ASSIS, MICHELLE A ; MOFATTO, LUCIANA S ; CAMARGO, ANTONIO P ; DOS SANTOS, LEANDRO V ; BORELLI, GUILHERME ; TEMER, BEATRIZ ; ARAUJO, GUIDO ; PEREIRA, GONÇALO A G ; CARAZZOLLE, MARCELO F. Understanding the differences in 2G ethanol fermentative scales through omics data integration. FEMS YEAST RESEARCH (ONLINE). v. 21, p. 4, issn: 1567-1364, 2021.
9. SOUSA, RAFAEL ; PEREIRA, MARCIO ; PEREIRA, FERNANDO MAGNO QUINTÃO ; ARAUJO, GUIDO. Data-flow analysis and optimization for data coherence in heterogeneous architectures. JOURNAL OF PARALLEL AND DISTRIBUTED COMPUTING. v. 130, p. 126-139, issn: 0743-7315, 2019.
10. YVIQUEL, H. ; CRUZ, L. ; ARAÚJO G.. Cluster Programming using the OpenMP Accelerator Model. ACM Transactions on Architecture and Code Optimization. v. 15, p. 1-23, issn: 1544-3566, 2018.
11. CARVALHO, J. P. L. ; ARAÚJO G. ; BALDASSIN, A.. The Case for Phase-Based Transactional Memory. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS. v. 30, p. 459-472, issn: 1045-9219, 2018.
12. SURITA, RODRIGO C. ; CÔRTES, MARIO L. ; ARANHA, DIEGO F. ; ARAUJO, GUIDO. CRPUF: A modeling-resistant delay PUF based on cylindrical reconvergence. MICROPROCESSORS AND MICROSYSTEMS. p. 185-195, issn: 0141-9331, 2018.
13. Zanotto, Leandro ; Heerdt, Gabriel ; Souza, Paulo C. T. ; ARAUJO, GUIDO ; Skaf, Munir S.. High performance collision cross section calculation-HPCCS. JOURNAL OF COMPUTATIONAL CHEMISTRY. v. 39, p. 1675-1681, issn: 0192-8651, 2018.
14. SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO. Using Hardware-Transactional-Memory Support to Implement Thread-Level Speculation. IEEE TRANSACTIONS ON PARALLEL AND DISTRIBUTED SYSTEMS. v. 29, p. 466-480, issn: 1045-9219, 2018.
15. MENDONÇA, GLEISON ; GUIMARÃES, BRENO ; ALVES, PÉRICLES ; PEREIRA, MÁRCIO ; ARAÚJO, GUIDO ; PEREIRA, FERNANDO MAGNO QUINTÃO. DawnCC. ACM Transactions on Architecture and Code Optimization. v. 14, p. 1-25, issn: 1544-3566, 2017.
16. PEREIRA, MARCIO MACHADO ; GAUDET, MATTHEW ; NELSON AMARAL, J. ; ARAUJO, GUIDO. Study of Hardware Transactional Memory Characteristics and Serialization Policies on Haswell. PARALLEL COMPUTING. p. 46-58, issn: 0167-8191, 2015.
17. BALDASSIN, Alexandro ; BORIN, EDSON ; ARAÚJO G.. Performance implications of dynamic memory allocators on transactional memory systems. SIGPLAN Notices (Cessou em 1991. Cont. ISSN 1523-2867 ACM SIGPLAN Notices). v. 50, p. 87-96, issn: 0362-1340, 2015.
18. Loureiro, André ; Porto, João Paulo ; ARAUJO, GUIDO. Extending decoupled software pipeline to parallelize Java programs. Software, Practice & Experience (Print). v. 43, p. 525-541, issn: 0038-0644, 2013.
19. NICÁCIO, DANIEL ; BALDASSIN, ALEXANDRO ; ARAÚJO, GUIDO. Transaction Scheduling Using Dynamic Conflict Avoidance. International Journal of Parallel Programming. v. 41, p. 89-110, issn: 0885-7458, 2013.
20. Albertini, Bruno ; Rigo, Sandro ; ARAÚJO G.. Computational reflection and its application to platform verification. Design Automation for Embedded Systems. v. 16, p. 1-17, issn: 0929-5585, 2012.
21. Borin, Edson ; ARAUJO, GUIDO ; BRETERNITZ, MAURICIO ; Wu, Youfeng. Microcode Compression Using Structured-Constrained Clustering. International Journal of Parallel Programming. v. August, p. 1573-7640, issn: 0885-7458, 2012.
22. BERGAMASCHI, REINALDO A. ; PIGA, LEONARDO ; Rigo, Sandro ; AZEVEDO, Rodolfo ; ARAÚJO, GUIDO. Data center power and performance optimization through global selection of P-states and utilization rates. Sustainable Computing: Informatics and Systems. v. 2, p. 198-208, issn: 2210-5379, 2012.
23. KLEIN, Felipe ; LEAO, R. ; ARAÚJO G. ; SANTOS, L. ; AZEVEDO, Rodolfo. A Multi-model Engine for High-level Power Estimation Accuracy Optimization. IEEE Transactions on Very Large Scale Integration Systems. v. 17, p. 660-673, issn: 1063-8210, 2009.
24. BALDASSIN, A. ; KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, Rodolfo ; CENTODUCATTE, P.. Characterizing the Energy Consumption of Software Transactional Memory. IEEE Computer Architecture Letters. v. 8, p. 56-59, issn: 1556-6056, 2009.
25. SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G.. Instruction Scheduling Based on Subgraph Isomorphism for a High Performance Computer Processor. Journal of Universal Computer Science. v. 14, p. 3465-3480, issn: 0948-695X, 2008.
26. JULIATO, M. ; ARAÚJO G. ; LOPEZ, J. ; DAHAB, R.. A Custom Instruction Approach for Hardware and Software Implementations of Finite Field Arithmetic over F_(2^163) using Gaussian Normal Bases. Journal of VLSI Signal Processing. v. 47, p. 59-76, issn: 0922-5773, 2007.
27. ARAÚJO G.; BARROS, E. ; MELCHER, E. ; AZEVEDO, R. J. ; SILVA, K. ; PRADO, B. ; LIMA, M.. A SystemC-only Design Methodology and the CINE-IP Multimedia Platform. Design Automation for Embedded Systems. v. 10, p. 181-202, issn: 0929-5585, 2006.
28. OTTONI, D. ; OTTONI, G. ; ARAÚJO G. ; LEUPERS, R.. Offset Assignment Using Simultaneous Variable Coalescing. ACM Transactions on Embedded Computing Systems. v. 5, p. 864-883, issn: 1539-9087, 2006.
29. MOREANO, N. ; BORIN, E. ; SOUZA, C. C. ; ARAÚJO G.. Efficient Datapath Merging for Partially Reconfigurable Architectures. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. v. 24, n. 7, p. 969-980, issn: 0278-0070, 2005.
30. AZEVEDO, R. J. ; RIGO, S. ; BARTHOLOMEU, M. ; ARAÚJO G. ; C. Araujo ; BARROS, E.. The ArchC Architecture Description Language and Tools. International Journal of Parallel Programming. v. 33, n. 5, p. 453-484, issn: 0885-7458, 2005.
31. SOUZA, C. C. ; LIMA, A. ; MOREANO, N. B. ; ARAÚJO G.. The Datapath Merging Problem in Reconfigurable Systems: Complexity, Dual Bounds and Heuristic Evaluation. ACM Journal of Experimental Algorithmics. v. 10, n. 2, p. 1-16, issn: 1084-6654, 2005.
32. C. Araujo ; GOMES, M. ; BARROS, E. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G.. Platform designer: An approach for modeling multiprocessor platforms based on SystemC. Design Automation for Embedded Systems. v. 10, p. 253-283, issn: 0929-5585, 2005.
33. Borin, Edson ; Wang, Cheng ; Wu, Youfeng ; ARAÚJO G.. Dynamic binary control-flow errors detection. ACM SIGARCH Computer Architecture News. v. 33, p. 15, issn: 0163-5964, 2005.
34. MOREANO, N. ; BORIN, E. ; SOUZA, Cid Carvalho de ; ARAÚJO G.. Efficient datapath merging for partially reconfigurable architectures. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. v. 24, p. 969-980, issn: 0278-0070, 2005.
35. HUANG, Z. ; MALIK, S. ; MOREANO, N. ; ARAÚJO G.. The Design Dynamically Reconfigurable Datapath Coprocessor. ACM Transactions on Embedded Computing Systems. v. 3, p. 361-384, issn: 1539-9087, 2004.
36. OTTONI, G. ; ARAÚJO G.. Address Register Allocation for Arrays in Loops of Embedded Processors. Microelectronics Journal. v. 34, n. 11, p. 1009-1018, issn: 0026-2692, 2003.
37. ARAÚJO G.; OTTONI, G. ; CINTRA, M.. Global Array Reference Allocation. ACM Transactions on Design Automation of Electronic Systems. v. 7, n. 2, p. 336-357, issn: 1084-4309, 2002.
38. RAJAGAPOLAN, S. ; RAJAN, S. P. ; MALIK, S. ; RIGO, S. ; ARAÚJO G. ; TAKAYAMA, K.. A Retargetable VLIW Compiler Framework for DSPs with Instruction-Level Paralleslism. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. v. 20, n. 11, p. 1319-1328, issn: 0278-0070, 2001.
39. ARAÚJO G.; CENTODUCATTE, P. C. ; AZEVEDO, R. J. ; PANNAIN, R.. Expression Tree Based Algorithms for Code Compression on Embedded RISC Architectures. IEEE Transactions on Very Large Scale Integration Systems. v. 8, n. 5, p. 530-533, issn: 1063-8210, 2000.
40. ARAÚJO G.; MALIK, S.. Code Generation for Fixed-Point DSPs. ACM Transactions on Design Automation of Electronic Systems. v. 3, n. 2, p. 136-161, issn: 1084-4309, 1998.
Livros publicados/organizados ou edições (0)
Capítulos de livros publicados (13)
1. Morales, Catalina Munoz ; Murari, Rafael ; DE CARVALHO, JOAO P. L. ; Honorio, Bruno Chinelato ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO. Accelerating Graph Applications Using Phased Transactional Memory. Lecture Notes in Computer Science. 1ed. Em: . : Springer International Publishing. 2021.p. 421-434.
2. Heerdt, Gabriel ; Zanotto, Leandro ; Souza, Paulo C. T. ; ARAUJO, GUIDO ; Skaf, Munir S.. Collision Cross Section Calculations Using HPCCS. Methods in Molecular Biology. 1ed. Em: . : Springer US. 2020.p. 297-310.
3. Honorio, Bruno Chinelato ; de Carvalho, João P. L. ; Skaf, Munir ; ARAUJO, GUIDO. Using OpenMP to Detect and Speculate Dynamic DOALL Loops. Lecture Notes in Computer Science. 1ed. Em: . : Springer International Publishing. 2020.p. 231-246.
4. BALDASSIN, ALEXANDRO ; Murari, Rafael ; de Carvalho, João P. L. ; ARAUJO, GUIDO ; Castro, Daniel ; Barreto, João ; Romano, Paolo. NV-PhTM: An Efficient Phase-Based Transactional System for Non-volatile Memory. Lecture Notes in Computer Science. 1ed. Em: . : Springer International Publishing. 2020.p. 477-492.
5. Louza, Felipe A. ; Gog, Simon ; Zanotto, Leandro ; ARAUJO, GUIDO ; Telles, Guilherme P.. Parallel Computation for the All-Pairs Suffix-Prefix Problem. Lecture Notes in Computer Science. 1ed. Em: . : Springer International Publishing. 2016.v. 9954, p. 122-132.
6. ALBERTINI, B. ; Rigo, Sandro ; ARAÚJO G.. Debugging SystemC Platform Models. Em: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Debugging SystemC Platform Models. 1ed. 2011.p. 117-128.
7. KLEIN, Felipe ; AZEVEDO, R. J. ; SANTOS, L. C. V. ; ARAÚJO G.. SystemC-Based Power Evaluation with PowerSC. Em: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). SystemC-Based Power Evaluation with PowerSC. 1ed. 2011.p. 129-144.
8. SANTOS, L. C. V. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G.. Electronic System Level Design. Em: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Electronic System Level Design. 1ed. 2011.p. 3-10.
9. RIGO, S. ; SANTOS, L. C. V. ; AZEVEDO, R. J. ; ARAÚJO G.. Open Source Languages. Em: Sandro Rigo, Luiz Santos and Rodolfo Azevedo. (Org.). Electronic System Level Design: An Open-Source Approach. 1ed. 2011.p. 11-24.
10. ARAÚJO G.; RIGO, S. ; AZEVEDO, Rodolfo. Processor Design with ArchC. Em: Prabhat Mishra; Nikil Dutt. (Org.). Processor Description Languages. Morgan Kaufmann. : San Francisco. 2008.v. 1, p. 275-294.
11. AZEVEDO, Rodolfo ; RIGO, S. ; ARAÚJO G.. Projeto e Desenvolvimento de Sistemas Embarcados Multiprocessados. Em: Karin Breitman; Ricardo Anido. (Org.). Atualizações em Informática. Rio de Janeiro. : Editora PUC Rio. 2006.p. 331-386.
12. LIAO, S. Y. ; DEVADAS, S. ; KEUTZER, K. ; TJIANG, S. ; ARAÚJO G. ; WANG, A. ; SUDARSANAM, A. ; MALIK, S. ; ZVOJNOVIC, V. ; MEYR, H.. Code Generation And Optimization Techniques for Embedded Digital Signal Processors. Em: Giovanni De Micheli. (Org.). Hardware/Software Co-Design. Amsterdam. : Kluwer Academic Publishers. 1995.v. 810, .
13. ARAÚJO G.; DEVADAS, S. ; KEUTZER, K. ; LIAO, S. Y. ; MALIK, S. ; SUDARSANAM, A. ; TJIANG, S. ; WANG, A.. Challenges In Code Generation For Embedded Processors. Em: Perter Marwedel; Gert Goossens. (Org.). Code Generation for Embedded Processors. Amsterdam. : Kluwer Academic Publishers. 1994.v. 1, p. 48-64.
Textos em jornais de notícias/revistas (0)
Trabalhos completos publicados em anais de congressos (99)
1. CAJAHUARINGA, SAMUEL ; ZANOTTO, LEANDRO N. ; CAETANO, DANIEL L. Z. ; Rigo, Sandro ; YVIQUEL, HERVE ; Skaf, Munir S. ; ARAUJO, GUIDO. Ion-Molecule Collision Cross-Section Simulation using Linked-cell and Trajectory Parallelization. Em: 2022 IEEE 34th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 150, 2022.
2. YVIQUEL, HERVÉ ; PEREIRA, MARCIO ; FRANCESQUINI, EMÍLIO ; VALARINI, GUILHERME ; LEITE, GUSTAVO ; ROSSO, PEDRO ; CECCATO, RODRIGO ; CUSIHUALPA, CARLA ; DIAS, VITORIA ; Rigo, Sandro ; SOUZA, ALAN ; ARAUJO, GUIDO. The OpenMP Cluster Programming Model. Em: ICPP '22: 51st International Conference on Parallel Processing, p. 1, 2022.
3. CARDOSO, CARLA ; YVIQUEL, HERVE ; VALARINI, GUILHERME ; LEITE, GUSTAVO ; CECCATO, RODRIGO ; PEREIRA, MARCIO ; SOUZA, ALAN ; ARAUJO, GUIDO. An OpenMP-only Linear Algebra Library for Distributed Architectures. Em: 2022 International Symposium on Computer Architecture and High Performance Computing Workshops (SBACPADW), p. 17, 2022.
4. CECCATO, RODRIGO ; YVIQUEL, HERVE ; PEREIRA, MARCIO ; SOUZA, ALAN ; ARAUJO, GUIDO. Implementing the Broadcast Operation in a Distributed Task-based Runtime. Em: 2022 International Symposium on Computer Architecture and High Performance Computing Workshops (SBACPADW), p. 25, 2022.
5. ROHWEDDER, C. S. ; CARVALHO, J. P. L. ; NELSON AMARAL, J. ; COLMENARES, G. ; WANG, K. A. ; ARAÚJO G.. Pooling Acceleration in the DaVinci Architecture Using Im2col and Col2im Instructions. Em: Heterogeneity in Computing Workshop at IPDPS, 2021.
6. Morales, Catalina Munoz ; HONORIO, BRUNO ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO. Improving Phased Transactional Memory via Commit Throughput and Capacity Estimation. Em: 2021 IEEE 33rd International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 44, 2021.
7. SOUSA, RAFAEL ; JUNG, BYUNGMIN ; KWAK, JAEHWA ; FRANK, MICHAEL ; ARAUJO, GUIDO. Efficient Tensor Slicing for Multicore NPUs using Memory Burst Modeling. Em: 2021 IEEE 33rd International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 84, 2021.
8. L. DE CARVALHO, JOÃO P. ; KUZMA, BRAEDY ; ARAUJO, GUIDO. Acceleration Opportunities in Linear Algebra Applications via Idiom Recognition. Em: ICPE '20: ACM/SPEC International Conference on Performance Engineering, p. 34, 2020.
9. DE CARVALHO, JOAO P. L. ; HONORIO, BRUNO C. ; BALDASSIN, ALEXANDRA ; ARAUJO, GUIDO. Improving Transactional Code Generation via Variable Annotation and Barrier Elision. Em: 2020 IEEE International Parallel and Distributed Processing Symposium (IPDPS), p. 1008, 2020.
10. PINHO, VITORIA ; YVIQUEL, HERVE ; MACHADO PEREIRA, MARCIO ; ARAUJO, GUIDO. OmpTracing: Easy Profiling of OpenMP Programs. Em: 2020 IEEE 32nd International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 249, 2020.
11. MORAIS, LUCAS ; SILVA, VITOR ; GOLDMAN, ALFREDO ; ALVAREZ, CARLOS ; BOSCH, JAUME ; FRANK, MICHAEL ; ARAUJO, GUIDO. Adding Tightly-Integrated Task Scheduling Acceleration to a RISC-V Multi-core Processor. Em: the 52nd Annual IEEE/ACM International Symposium, p. 861-872, 2019.
12. HOFFMAN, CAIO ; GEBOTYS, CATHERINE ; ARANHA, DIEGO F. ; CORTES, MARIO ; ARAUJO, GUIDO. Circumventing Uniqueness of XOR Arbiter PUFs. Em: 2019 22nd Euromicro Conference on Digital System Design (DSD), p. 222, 2019.
13. LEITE, GUSTAVO ; BALDASSIN, ALEXANDRO ; ARAUJO, GUIDO ; AMARAL, JOSÉ NELSON. Performance Evaluation of Compiler Optimizations in FPGA Accelerators. Em: XX Simpósio em Sistemas Computacionais de Alto Desempenho, p. 346, 2019.
14. MORTATTI, MATHEUS ; YVIQUEL, HERVE ; ARAUJO, GUIDO. Automatic Ray-Tracer Cloud Offloading in OPENMP. Em: 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 428-435, 2018.
15. MATTOS, LUIS ; CESAR, DIVINO ; SALAMANCA, JUAN ; DE CARVALHO, JOAO P. L. ; PEREIRA, MARCIO ; ARAUJO, GUIDO. DOACROSS Parallelization Based on Component Annotation and Loop-Carried Probability. Em: 2018 30th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 29-32, 2018.
16. RAMOS, PEDRO ; SOUZA, GLEISON ; SOARES, DIVINO ; ARAÚJO, GUIDO ; PEREIRA, FERNANDO MAGNO QUINTÃO. Automatic annotation of tasks in structured code. Em: the 27th International Conference, v. 31, p. 1-13, 2018.
17. DE CARVALHO, JO?O P. L. ; ARAUJO, GUIDO ; BALDASSIN, ALEXANDRO. Revisiting phased transactional memory. Em: the International Conference, p. 1, 2017.
18. SALAMANCA, J. ; NELSON AMARAL, J. ; ARAUJO, G. ; ARAÚJO, GUIDO. Evaluation of Thread-Level Speculation in Off-the-Shelf Hardware Transactional Memories. Em: 22nd International European Conference on Parallel and Distributed Computing, 2017.
19. YVIQUEL, H. ; ARAÚJO, GUIDO. The Cloud as an OpenMP Offloading Device. Em: 46th International Conference on Parallel Processing, 2017.
20. MACHADO, M. P. ; SOUSA, R. C. F. ; ARAÚJO G.. Compiling and Optimizing OpenMP 4.X Programs to OpenCL and SPIR. Em: 13th International Workshop on OpenMP, 2017.
21. SOUSA, RAFAEL CARDOSO FERNANDES ; PEREIRA, MARCIO MACHADO ; PEREIRA, FERNANDO MAGNO QUINTAO ; ARAUJO, GUIDO. Data Coherence Analysis and Optimization for Heterogeneous Computing. Em: 2017 29th International Symposium on Computer Architecture and HighPerformance Computing (SBACPAD), p. 9, 2017.
22. ZEGARRA, MAICOL ; PEREIRA, MARCIO ; MARTORELL, XAVIER ; ARAUJO, GUIDO. Automatic Scan Parallelization in OpenMP. Em: 2017 29th International Symposium on Computer Architecture and HighPerformance Computing: Workshops (SBACPADW), p. 85, 2017.
23. SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO. Evaluating and Improving Thread-Level Speculation in Hardware Transactional Memories. Em: 2016 IEEE International Parallel and Distributed Processing Symposium (IPDPS), p. 586-595, 2016.
24. SURITA, RODRIGO C. ; CORTES, MARIO L. ; ARANHA, DIEGO F. ; ARAUJO, GUIDO. Cylindrical Reconvergence Physical Unclonable Function. Em: 2016 Euromicro Conference on Digital System Design (DSD), p. 446-453, 2016.
25. MENDONCA, GLEISON SOUZA DINIZ ; GUIMARAES, BRENO CAMPOS FERREIRA ; ALVES, PERICLES RAFAEL OLIVEIRA ; PEREIRA, FERNANDO MAGNO QUINTAO ; PEREIRA, MARCIO MACHADO ; ARAUJO, GUIDO. Automatic Insertion of Copy Annotation in Data-Parallel Programs. Em: 2016 28th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 34-41, 2016.
26. BALDASSIN, ALEXANDRO ; Borin, Edson ; ARAUJO, GUIDO. Performance implications of dynamic memory allocators on transactional memory systems. Em: the 20th ACM SIGPLAN Symposium, p. 87, 2015.
27. HOFFMAN, CAIO ; CORTES, MARIO ; ARANHA, DIEGO F. ; ARAUJO, GUIDO. Computer security by hardware-intrinsic authentication. Em: 2015 International Conference on Hardware/Software Codesign and System Synthesis (CODES+ISSS), p. 143-152, 2015.
28. CAPOVILLA, JEFFERSON ; CORTES, MARIO ; ARAUJO, GUIDO. Improving the Statistical Variability of Delay-based Physical Unclonable Functions. Em: the 28th Symposium, p. 1, 2015.
29. LUCAS, DIVINO CESAR S. ; ARAUJO, GUIDO. The Batched DOACROSS loop parallelization algorithm. Em: 2015 International Conference on High Performance Computing & Simulation (HPCS), p. 476-483, 2015.
30. GAUDET, MATTHEW ; ARAUJO, GUIDO ; AMARAL, JOSE NELSON. Serialization Management for Best-Effort Hardware Transactional Memory. Em: 2015 27th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 138-145, 2015.
31. SALAMANCA, JUAN ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO. Using Hardware Transactional Memory to Enable Speculative Trace Optimization. Em: 2015 International Symposium on Computer Architecture and High Performance Computing Workshop (SBACPADW), p. 1-6, 2015.
32. HOFFMAN, C. ; RAMOS, L. ; AZEVEDO, Rodolfo ; ARAÚJO G.. Wear-out analysis of Error Correction Techniques in Phase-Change Memory. Em: Design, p. 1-4, 2014.
33. MATTOS, L. ; SALAMANCA, J. ; ARAÚJO, GUIDO. Loop- Carried Dependence Verification in OpenMP. Em: 10th International Workshop on OpenMP (IWOMP 2014), v. 8766, p. 87-102, 2014.
34. PEREIRA, MARCIO MACHADO ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO. Measuring Effective Work to Reward Success in Dynamic Transaction Scheduling. Em: 2014 43nd International Conference on Parallel Processing (ICPP), p. 141-150, 2014.
35. WOTTRICH, RODOLFO ; AZEVEDO, Rodolfo ; ARAUJO, GUIDO. Cloud-based OpenMP Parallelization Using a MapReduce Runtime. Em: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 334-341, 2014.
36. BALDASSIN, A. ; BORIN, E. ; ARAÚJO G.. On the Impact of Dynamic Memory Management on Software Transactional Memory Performance. Em: 9th ACM SIGPLAN Workshop on Transactional Computing, 2014.
37. PEREIRA, MARCIO MACHADO ; GAUDET, MATTHEW ; AMARAL, JOSE NELSON ; ARAUJO, GUIDO. Multi-dimensional Evaluation of Haswell's Transactional Memory Performance. Em: 2014 26th International Symposium on Computer Architecture and High Performance Computing (SBACPAD), p. 144-151, 2014.
38. MACHADO, M. P. ; BALDASSIN, A. ; BUZATO, L. E. ; ARAÚJO, GUIDO. Transaction Scheduling using Conflict Avoidance and Contention Intensity. Em: IEEE 20th Int. Conference on High Performance Computing, 2013.
39. Loureiro, André ; Porto, João Paulo ; ARAUJO, GUIDO. Cache-Based Cross-Iteration Coherence for Speculative Parallelization. Em: IEEE 20th Int. Conference on High Performance Computing, 2013.
40. MOREIRA, J.B. ; LUCAS. D. C. ; ARAÚJO G. ; BORIN, E. ; RIGO, S.. Asynchronous Program Flow Verification Through Binary Instrumentation on QEMU. Em: 5th Workshop on Architectural and Microarchitectural Support for Binary Translation, p. 1-8, 2012.
41. LUCAS. D. C. ; ARAÚJO G. ; BORIN, E.. Exploring Dynamic Program Behavior with Frames and Phases. In:. Em: XIII Simpósio em Sistemas Computacionais (WSCAD-SSC'12), 2012.
42. Bergamaschi R. ; Piga L. ; RIGO, S. ; ARAÚJO G.. Modeling, Simulation and Optimization of Power and Performance of Data Centers. Em: Workshop on Modeling, p. 1-6, 2011.
43. ATTROT, W. ; Nicacio, D. ; RIGO, S. ; ARAÚJO G.. Live Range Hole Allocation in Dynamic Binary Translation. Em: Architectural and Microarchitectural Support for Binary Translation (AMAS-BT), 2011.
44. Nicacio, D. ; BALDASSIN, A. ; ARAÚJO G.. LUTS: A Lightweight User-Level Transaction Scheduler. Em: 11th International Conference on Algorithms and Architectures for Parallel Processing, v. 7016, p. 144-157, 2011.
45. BORIN, E. ; ARAÚJO G. ; BRETERNITZ, M. ; WU, Y.. Structure-Constrained Microcode Compression. Em: 23rd International Symposium on Computer Architecture and High Performance Computing, v. 0, p. 104-111, 2011.
46. Souza, M. ; Nicacio, D. ; ARAÚJO G.. ISAMAP: Instruction Mapping Driven by Dynamic Binary Translation. Em: 3rd Workshop on Architectural and Microarchitectural Support for Binary Translation, p. 15-20, 2010.
47. PORTO, J. ; ARAÚJO G. ; BORIN, E. ; WU, Y.. Trace Execution Automata in Dynamic Binary Translation. Em: 3rd Workshop on Architectural and Microarchitectural Support for Binary Translation, p. 27-32, 2010.
48. Nicacio, D. ; ARAÚJO G.. Reducing False Aborts in STM Systems. Em: International Conference on Algorithms and Architectures for Parallel Processing, v. 6081, p. 499-510, 2010.
49. GALLO, R. ; KAWAKAMI, H. ; DAHAB, R. ; AZEVEDO, R. ; LIMA, S. ; ARAÚJO G.. T-DRE: A Hardware Trusted Computing Base for Direct Recording Electronic Vote Machines. Em: 2010 Annual Computer Security Applications Conference, p. 191-198, 2010.
50. Amaral L. ; HERNANDEZ, J. ; ARAÚJO G.. HW/SW Co-Design of Identity-Based Encryption using a Custom Instruction Set. Em: The 2009 International Conference on Field-Programmable Technology (FPT'09), 2009.
51. CAPPABIANCO, F. ; ARAÚJO G. ; AZEVEDO, Rodolfo ; FALCAO, A. X.. A General Image Processing Archtecture for FPGA. Em: V Southern Conference on Programmable Logic, v. 1, p. 27-32, 2009.
52. KLEIN, Felipe ; BALDASSIN, A. ; ARAÚJO G. ; CENTODUCATTE, P. ; AZEVEDO, Rodolfo. On the Energy-Efficiency of Software Transactional Memory. Em: SBCCI '09: 22nd Symposium on Integrated Circuits and Systems Design, 2009.
53. SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G.. An Instruction Scheduling Algorithm Based on Subgraph Isomorphism. Em: Simpósio Brasileiro de Linguagens de Programação, 2008.
54. ATTROT, W. ; ARAÚJO G.. Cold Code Analysis. Em: Workshop on Architectural and Microarchitectural Support for Binary Translation, v. 1, p. 14-21, 2008.
55. KRONBAUER, F. ; BALDASSIN, A. ; ALBERTINI, B. ; CENTODUCATTE, P. ; RIGO, S. ; ARAÚJO G.. A Flexible Simulation Platform for Rapid Transactional Memory Systems. Em: 18th IEEE/IFIP International Workshop on Rapid Systems Prototyping, p. 123-129, 2007.
56. COSTA, R. ; ALBERTINI, B. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G.. A Methodology and Toolset to Enable SystemC and VHDL Co-simulation. Em: IEEE Computer Society Annual Symposium on VLSI (ISVLSI), p. 351-356, 2007.
57. KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V.. On the Limitations of Power Macromodeling Techniques. Em: IEEE Computer Society Annual Symposium on VLSI, p. 395-400, 2007.
58. KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V.. An Efficient Framework for High-Level Power Exploration. Em: 50th IEEE International Midwest Symposium on Circuits and Systems, p. 1-6, 2007.
59. KLEIN, Felipe ; ARAÚJO G. ; AZEVEDO, R. J. ; LEAO, R. ; SANTOS, L. C. V.. A Multi-Model Power Estimation Engine for Accuracy Optimization. Em: International Symposium on Low Power Electronics and Design, p. 280-285, 2007.
60. ALBERTINI, B. ; RIGO, S. ; ARAÚJO G. ; BARROS, E. ; AZEVEDO, W.. A Computational Reflection Mechanism to Support Platform Debugging in SystemC. Em: International Conference on Hardware-Software Codesign and System Synthesis, p. 81-86, 2007.
61. CAPPABIANCO, F. ; ARAÚJO G. ; FALCAO, A. X.. Image Forest Transform Architecture. Em: IEEE Intl. Conf. on Field Programmable Technology (ICFPT),, v. 1, p. 137-144, 2007.
62. SANTOS, R. ; AZEVEDO, R. J. DE ; ARAÚJO G.. Exploiting Dynamic Reconfiguration Techniques: The 2D-VLIW Approach. Em: 13th IEEE Reconfigurable Architectures Workshop (RAW'06), 2006.
63. BORIN, E. ; WANG, C. ; WU, Y. ; ARAÚJO G.. Software-Based Transparent and Comprehensive Control-Flow Error Detection. Em: The 4th Annual International Symposium on Code Generation and Optimization, p. 13-26, 2006.
64. C. Araujo ; BARROS, E. ; GOMES, M. ; ARAÚJO G.. Ipzip - An IP Distribution Framework. Em: IP/SoC, 2006.
65. ROCHA, K. ; Lira, P. ; YUN JU, Y. ; MELCHER, E. ; BARROS, E. ; ARAÚJO G.. Silicon Validated IP Cores Designed by the Brazil-IP Network. Em: IP/SoC 2006, 2006.
66. SANTOS, R. ; AZEVEDO, Rodolfo ; ARAÚJO G.. 2D-VLIW: An Architecture Based on the Geometry of Computation. Em: IEEE International Conference on Application-specific Systems, 2006.
67. BORIN, E. ; BRETERNITZ, M. ; WU, Y. ; ARAÚJO G.. Clustering-Based Microcode Compression. Em: International Conferece on Computer Design, p. 189-196, 2006.
68. JULIATO, M. ; ARAÚJO G. ; HERNANDEZ, J. ; DAHAD, R.. Custom Instruction Approach for Hardware and Software Implementations of Finite Field Arithmetic over F_(2^163) using Gaussian Normal Bases. Em: IEEE 2005 Conf. on Field-Programmable Technology (FPT' 05), p. 5-12, 2005.
69. KLEIN, Felipe ; AZEVEDO, Rodolfo ; ARAÚJO G.. High-Level Switching Activity Prediction Through Sampled Monitored SimulationEnabling High-Level Switching Activity Estimation using SystemC. Em: International Symposium on System-on-Chip (SoC' 05), p. 161-166, 2005.
70. ARAÚJO G. Processor Centric Specification and Modelling of MPSoCs using ArchC. Em: Forum on Specification and Design Languages (FDL'05), 2005.
71. BORIN, E. ; WANG, C. ; WU, Y. ; ARAÚJO G.. Dynamic Binary Control-Flow Errors Detection. Em: Workshop on Binary Instrumentation and Applications (WBIA' 05), 2005.
72. BORIN, E. ; CHENG, W. ; WU, Y. ; ARAÚJO G.. Software-Based Transparent and Comprehensive Control-Flow. Em: The 4th Annual International Symposium on Code Generation and Optimization, 2006.
73. BILLO, E. ; AZEVEDO, Rodolfo ; ARAÚJO G.. Design of a Decompressor Engine on a SPARC Processor. Em: 18th Symposium on Integrated Circuits and Systems Design, 2005.
74. VIANA, P. ; BARROS, E. ; RIGO, S. ; AZEVEDO, Rodolfo ; ARAÚJO G. ; ARAUJO, Guido. Modelling and Simulating Memory Hierarchies in a Plataform-based Design Methodology. Em: Design Automation and Test in Europe (DATE'04), p. 734-741, 2004.
75. RIGO, S. ; JULIATO, M. ; AZEVEDO, Rodolfo ; ARAÚJO G.. Teaching Computer Architecture Using an Architecture Description Language. Em: ACM ISCA Workshop on Computer Architecture Education (WCAE), p. 22-28, 2004.
76. WANDERLEY, E. ; CENTODUCATTE, P. ; AZEVEDO, Rodolfo ; ARAÚJO G.. Multi-profile Based Code Compression. Em: ACM/IEEE Design Automation Conference (DAC'04), p. 244-249, 2004.
77. CASTRO, P.E.F. ; BORIN, E. ; AZEVEDO, Rodolfo ; ARAÚJO G.. Looking for Instruction Patterns in the Design of Extensible Processors. Em: Workshop on Application Specific Processors (WASP'04), p. 12-18, 2004.
78. BORIN, E. ; KLEIN, Felipe ; MOREANO, N. ; AZEVEDO, Rodolfo ; ARAÚJO G.. Fast Instruction Set Customization. Em: 2nd Workshop on Embedded Systems for Real-Time Multimedia (ESTIMedia'04), p. 28-34, 2004.
79. ROCHA, K. ; MELCHER, E. ; ARAÚJO G. ; PIMENTA, V.. An Automatic Testbench Generation Tool for a SystemC Functional Verification Methodology. Em: 17th Symposium on Integrated Circuits and Systems Design, p. 31-37, 2004.
80. BARTHOLOMEU, M. ; AZEVEDO, Rodolfo ; RIGO, S. ; ARAÚJO G.. Optimizations for Compiled Simulation Using Instruction Type Information. Em: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), p. 66-73, 2004.
81. RIGO, S. ; ARAÚJO G. ; BARTHOLOMEU, M. ; AZEVEDO, Rodolfo. Multi-profile Instruction Based Compression. Em: 16th Symposium on Computer Architecture and High Performance Computing (SBAC'04), p. 23-29, 2004.
82. LIMA, A. ; SOUZA, C. C. ; MOREANO, N. B. ; ARAÚJO G.. The Datapath Merging Problem in Reconfigurable Systems: Lower Bounds and Heuristic Evaluation. Em: III Workshop on Efficient and Experimental Algorithms, v. 3059, p. 545-558, 2004.
83. RIGO, S. ; ARAÚJO G. ; BARTHOLOMEU, M. ; AZEVEDO, R. J.. ArchC: A SystemC-based Architecture Description Language. Em: Symposium on Computer Architecture, p. 66-73, 2004.
84. WANDERLEY, E. ; AZEVEDO, Rodolfo ; CENTODUCATTE, P. ; ARAÚJO G. ; ARAUJO, Guido. Mixed Static/Dynamic Profiling for Dictionary Baed Code Compression. Em: The International Symposium on System-on-Chip, p. 159-163, 2003.
85. OTTONI, D. ; OTTONI, G. ; ARAÚJO G. ; ARAUJO, Guido ; LEUPERS, R.. Improving Offset Assignment through Simultaneous Variable Coalescing. Em: International Workshop on Software and Compilers for Embedded Systems, v. 2826, p. 285-297, 2003.
86. VIANA, P. ; BARROS, E. ; RIGO, S. ; AZEVEDO, Rodolfo ; ARAÚJO G. ; ARAUJO, Guido. Exploring Memory Hierarchy with ArchC. Em: 15th Symposium on Computer Architecture and High-Performance Computing, p. 2-9, 2003.
87. MOREANO, N. ; ARAÚJO G. ; HUANG, Z. ; MALIK, S.. Datapath Merging and Interconnection Sharing for Reconfigurable Architectures. Em: ACM/IEEE International Symposium on System Synthesis, p. 38-43, 2002.
88. OTTONI, G. ; ARAÚJO G.. Efficient Array Reference Allocation for Loops in Embedded Processors. Em: IEEE Workshop on Embedded System Codesign, p. 63-68, 2002.
89. OTTONI, G. ; RIGO, S. ; ARAÚJO G. ; RAJAGAPOLAN, S. ; MALIK, S.. Optimal Live Range Merge for Address Register Allocation in Embedded Programs. Em: International Conference on Compiler Construction CC2001, p. 274-288, 2001.
90. RAJAGAPOLAN, S. ; RAJAN, S. ; MALIK, S. ; ARAÚJO G. ; RIGO, S.. Using the IMPACT Compiler Framework to Implement a Compiler for a Fixed-Point DSP. Em: 5th International Workshop on Software and Compilers for Embedded Systems, p. 285-297, 2001.
91. BUSS, M. ; AZEVEDO, R. J. ; CENTODUCATTE, P.C. ; ARAÚJO G.. Tailoring Pipeline Bypassing and Functional Unilt Mapping to Application in Clustered VLIW Architectures. Em: International Conference on Compilers, p. 141-148, 2001.
92. ARAÚJO G.; CINTRA, M.. Array Reference Allocation Using SSA-Form and Live Range Growth. Em: ACM Synposium on Languages Compilers and Tools for Embedded Systems, p. 26-33, 2000.
93. COSTA, B. K. ; ARAÚJO G.. Byte-Code Compression Using Abstract Syntax Tree Recovery. Em: 4th Symposium on Programming Languages, p. 15-23, 2000.
94. CENTODUCATTE, P. C. ; PANNAIN, R. ; ARAÚJO G.. Compressed Code Execution on DSP Architectures. Em: 12th ACM/IEEE International Symposium on Systems Synthesis, p. 56-61, 1999.
95. PANNAIN, R. ; CENTODUCATTE, P. C. ; ARAÚJO G.. Using Operand Factorization to Compress DSP Programs. Em: 11th Symposium on Computer Architecture and High-Performance Computing, p. 223-229, 1999.
96. ARAÚJO G.; CENTODUCATTE, P.C. ; CORTES, M. L. ; PANNAIN, R.. Code Compression Based on Operand Factorization. Em: MICRO-31: 31st Annual ACM/IEEE International Symposium on Microarchitecture, p. 194-201, 1998.
97. ARAÚJO G.; SUDARSANAM, A. ; MALIK, S.. Instruction Set Design and Optimizations for Address Computation in DSP Architectures. Em: 9th ACM/IEEE International Symposium on Systems Synthesis, p. 102-107, 1996.
98. ARAÚJO G.; MALIK, S. ; LEE, M. T.. Using Register-Transfer Paths in Code Generation for Heterogeneous Memory-Register Architectures. Em: 33rd ACM/IEEE Design Automation Conference, p. 591-596, 1996.
99. ARAÚJO G.; MALIK, S.. Optimal Code Generation for Embedded Memory Non-Homogeneous Register Architectures. Em: 8th ACM/IEEE International Symposium on Systems Synthesis, p. 36-41, 1995.
Resumos expandidos publicados em anais de congressos (3)
1. NEPOMUCENO, RAMON ; STERLE, RENAN ; VALARINI, GUILHERME ; PEREIRA, MARCIO ; YVIQUEL, HERVE ; ARAUJO, GUIDO. Enabling OpenMP Task Parallelism on Multi-FPGAs. Em: 2021 IEEE 29th Annual International Symposium on FieldProgrammable Custom Computing Machines (FCCM), 2021, Orlando. 2021 IEEE 29th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM), p. 260, 2021.
2. MARTINS, M. ; MACHADO, M. P. ; ARAÚJO G.. Extracting Inter-convolution Parallelism in TF XLA using OpenMP Tasks. Em: C4ML: 2nd Compilers for Machine Learning Workshop, 2020, San Diego. Proc. C4ML: 2nd Compilers for Machine Learning Workshop, 2020.
3. CEISSLER, CIRO ; NEPOMUCENO, RAMON ; PEREIRA, MARCIO ; ARAUJO, GUIDO. Automatic Offloading of Cluster Accelerators. Em: 2018 IEEE 26th Annual International Symposium on FieldProgrammable Custom Computing Machines (FCCM), 2018, Boulder. 2018 IEEE 26th Annual International Symposium on Field-Programmable Custom Computing Machines (FCCM), p. 224, 2018.
Resumos publicados em anais de congressos (0)
Artigos aceitos para publicação (1)
1. CARVALHO, J. P. L. ; KOROSTELEV, I. ; MOREIRA, J.B. ; BARTON, C. ; ARAÚJO G. ; NELSON AMARAL, J.. Fast Matrix Multiplication via Compiler-only Layered Data Reorganization and Intrinsic Lowering' to Software: Practice and Experience. SOFTWARE: PRACTICE AND EXPERIENCE. 2023.
Apresentações de trabalho (0)
Demais tipos de produção bibliográfica (15)
1. KLEIN, Felipe ; AZEVEDO, R. J. DE ; ARAÚJO G.. Enabling High-Level Switching Activity Estimation using SystemC,. Campinas, SP: Ic-UNICAMP: IC-05-17. 2005. Relatório Técnico
2. OTTONI, D. ; OTTONI, G. ; LEUPERS, R. ; ARAÚJO G.. Improving Offset Assignment Through Variable Coalescing. Campinas, SP: IC-UNICAMP: IC-03-05. 2003. Relatório Técnico
3. WANDERLEY, E. ; AZEVEDO, R. J. ; CENTODUCATTE, P. C. ; ARAÚJO G.. Code compression to Reduce Cache Accesses. Campinas, SP: IC-UNICAMP: IC-03-23. 2003. Relatório Técnico
4. MOREANO, N. B. ; ARAÚJO G. ; SOUZA, C. C.. CDFG Merging for Reconfigurable Architectures. Campinas, SP: IC-UNICAMP: IC-03-18. 2003. Relatório Técnico
5. RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G.. The ArchC architecture description language. Campinas, SP: IC-UNICAMP: IC-03-15. 2003. Relatório Técnico
6. BARTHOLOMEU, M. ; RIGO, S. ; AZEVEDO, R. J. ; ARAÚJO G.. Emulating Operating System Calls in Retargetable ISA Simulators. Campinas, SP: IC-UNICAMP: IC-03-29. 2003. Relatório Técnico
7. OTTONI, G. DE L. ; ARAÚJO G.. Algorithms for Array Reference Allocation in Loops of Embedded Programs. Campinas, SP: UNICAMP: IC-02-05. 2002. Relatório Técnico
8. FERREIRA, R. A. B. ; ARAÚJO G.. Context-based JIT compilation: The Design & Implementation of a Distributed JVM. Campinas, SP: IC-UNICAMP: IC-01-03. 2001. Relatório Técnico
9. ARAÚJO G.; CENTODUCATTE, P.C. ; AZEVEDO, R. J. ; PANNAIN, R.. Expression Tree-based Algortihms for Code Compression on Embedded RISC Architecture. Campinas, SP: IC-UNICAMP: IC-00-01. 2000. Relatório Técnico
10. PANNAIN, R. ; CENTODUCATTE, P. C. ; ARAÚJO G.. Using Operand Factorization to Compress DSP Programs. Campinas, SP: IC-UNICAMP: IC-99-12. 1999. Relatório Técnico
11. ARAÚJO G.; MALIK, S.. Code Generation for Dual-Load-Execute Architectures. Campinas, SP: IC-UNICAMP: IC-97-21. 1999. Relatório Técnico
12. FALCAO, A. X. ; LOTUFO, R. ; ARAÚJO G.. The Image Forrest Transformation. Campinas, SP: IC-UNICAMP:. 1999. Relatório Técnico
13. ARAÚJO G.; PANNAIN, R. ; CENTODUCATTE, P. C. ; CORTES, M. L.. Code Compression Based on Operand Factorization. Campinas, SP: IC-UNICAMP: IC-98-25. 1998. Relatório Técnico
14. MALIK, S. ; ARAÚJO G.. Register Allocation for Indirect Addressing in Loops. Campinas, SP: IC-UNICAMP: IC-98-11. 1998. Relatório Técnico
15. ARAÚJO G. Code Generation Algorithms for Digital Signal Processors. Princeton, EUA: Princeton University Press. 1997. PhD Thesis

Produção técnica

Programas de computador com registro (0)
Programas de computador sem registro (2)
1. ARAÚJO G.; YVIQUEL, H. ; MACHADO, M. P. ; RIGO, S. ; FRANCESQUINI, EMÍLIO. The OpenMP Cluster Programming Model and Runtime. 2020.
2. ARAÚJO G.; RIGO, S. ; AZEVEDO, R. J.. The ArchC Architecture Description Language. 2003.
Produtos tecnológicos (0)
Processos ou técnicas (0)
Trabalhos técnicos (22)
1. ARAÚJO G. Revisor: Springer-Verlag Design Automation of Electronic Systems. 2006.
2. ARAÚJO G. Revisor: ACM Trans. on Embedded Computing Systems. 2005.
3. ARAÚJO G. Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2005.
4. ARAÚJO G. Revisor: IEEE Trans. on VLSI Systems. 2004.
5. ARAÚJO G. Revisor: IEEE Trans. on Computer Aided-Design of Electronic Circuits. 2004.
6. ARAÚJO G. Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2004.
7. ARAÚJO G. Revisor: ACM Trans. on Design Automation of Electronic Systems. 2003.
8. ARAÚJO G. Revisor: IEEE/ACM Int. Synposium on System Synthesis. 2003.
9. ARAÚJO G. Revisor: ACM Trans. on Design Automation of Electronic Systems. 2002.
10. ARAÚJO G. Revisor: IEEE/ACM Int. Symposium on System Synthesis. 2002.
11. ARAÚJO G. Revisor: ACM Trans. on Design Automation of Electronic Systems. 2001.
12. ARAÚJO G. Revisor: IEEE Trans. on VLSI Systems. 2001.
13. ARAÚJO G. Revisor: IEEE Trans. on Computer Aided-Design of Electronic Circuits. 2001.
14. ARAÚJO G. Revisor: ACM Trans. on Embedded Computing Systems. 2001.
15. ARAÚJO G. Revisor: ACM Design Automation of Electronic Systems. 2001.
16. ARAÚJO G. Revisor: Int. Conf. on Compilers, Architecture and Synthesis for Embedded Systems. 2001.
17. ARAÚJO G. Revisor: ACM Conference on Languages, Compilers and Tools for Embedded Systems. 2001.
18. ARAÚJO G. Revisor: ACM/IEEE Design Automation Conference. 2000.
19. ARAÚJO G. Revisor: ACM Trans. on Design Automation of Electronic Systems;. 2000.
20. ARAÚJO G. Revisor: IEEE Trans. on VLSI Systems. 2000.
21. ARAÚJO G. Revisor: IEEE Trans. of VLSI Systems. 1999.
22. ARAÚJO G. Revisor: ACM Trans. on Design Automation of Electronic Systems. 1999.
Demais tipos de produção técnica (0)

Produção artística

Total de produção artística (0)

Orientações em andamento

Supervisão de pós-doutorado (2)
1. Lucas Miguel de Carvalho. . Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo.. Início: 2022.
  Supervisor: Guido Costa Souza de Araújo.
2. Nusrat Jahan Lisa. . Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo.. Início: 2022.
  Supervisor: Guido Costa Souza de Araújo.
Tese de doutorado (3)
1. Lucas Fernando Alvarenga e Silva. Improving Machine Learning Performance. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, . Início: 2023.
  Orientador: Guido Costa Souza de Araújo.
2. Gustavo Leite. Increasing Efficiency of Task Parallelism in GPU Clusters for Scientific Workloads. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. Início: 2022.
  Orientador: Guido Costa Souza de Araújo.
3. Carla Doris Cardoso Cusihuallpa. Linear algebra computation for Distributed Task Model. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. (Coorientador).. Início: 2022.
  Supervisor: Guido Costa Souza de Araújo.
Dissertação de mestrado (6)
1. Guilherme Mendeleh Perrotta. Improving Large Scale Training through Adaptive Asynchronous Execution. Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. Início: 2022.
  Orientador: Guido Costa Souza de Araújo.
2. Luciano Gigantelli Zago. A Language for Pattern Generation in Compilers. Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. Início: 2022.
  Orientador: Guido Costa Souza de Araújo.
3. Victor Ferreira Ferrari. Otimização e Aceleração de Convolução Direta. Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. Início: 2022.
  Orientador: Guido Costa Souza de Araújo.
4. Vitoria Dias Moreira Pinho. Parallel Code Profiling for the OpenMP Cluster Task Distributed Runtime. Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. (Coorientador).. Início: 2022.
  Supervisor: Guido Costa Souza de Araújo.
5. Guilherme Alves Valarini. A Distributed Runtime for OpenMP Execution on Clusters. Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. Início: 2022.
  Orientador: Guido Costa Souza de Araújo.
6. Vinicius Couto Espíndola. Source Matching and Rewriting. Dissertação (Mestrado profissional em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . Início: 2022.
  Orientador: Guido Costa Souza de Araújo.
Monografia de conclusão de curso de aperfeiçoamento/especialização (0)
Trabalho de conclusão de curso de graduação (0)
Iniciação científica (0)
Orientações de outra natureza (0)

Supervisões e orientações concluídas

Supervisão de pós-doutorado (0)
Tese de doutorado (18)
1. Bruno Chinelato Honorio. Improving Compiler-Generated Transactional Code Performance and Programmability via Language-Level Constructs. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2023.
  Orientador: Guido Costa Souza de Araújo.
2. Catalina Muñoz Morales. Improving Mode Transitioning in Phased Transactional Memory Implementations. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2022.
  Orientador: Guido Costa Souza de Araújo.
3. Ramon Santos Nepomuceno. Enabling OpenMP Task Parallelism on Multi-FPGAs. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2021.
  Orientador: Guido Costa Souza de Araújo.
4. João Paulo Labegalini de Carvalho. Improving Hardware/Software Transactional Memory Codesign: A Phase-based and Over-Instrumentation Elimination Approach. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2020.
  Orientador: Guido Costa Souza de Araújo.
5. Caio Hoffman. Computer Security by Hardware-Intrinsic Authentication. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2019.
  Orientador: Guido Costa Souza de Araújo.
6. Divino César Soares Lucas. The Batched DOACROSS Algorithm. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, . 2017.
  Orientador: Guido Costa Souza de Araújo.
7. Juan Jesus Salamanca Guillen. Thread-Level Speculation on Hardware Transactional Memory Architectures. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, . 2017.
  Orientador: Guido Costa Souza de Araújo.
8. Marcio Machado Pereira. Scheduling Techniques for Transactional Memories. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2015.
  Orientador: Guido Costa Souza de Araújo.
9. Daniel Henricus de Knegt Dutra Nicácio. LUTS: A Light-Weight User-Level Transaction Scheduler. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2012.
  Orientador: Guido Costa Souza de Araújo.
10. João Paulo Porto. Técnicas e Arquitetura para Captura de Traços e Execução Especulativa. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2011.
  Orientador: Guido Costa Souza de Araújo.
11. Wesley Attrot. Otimizações para Acesso à Memória em Tradução Binária Dinâmica. Tese (Doutorado em Doutorado) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2008.
  Orientador: Guido Costa Souza de Araújo.
12. Edson Borin. Técnicas para Compressão de Microcódigo. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2007.
  Orientador: Guido Costa Souza de Araújo.
13. Marcus Bartholomeu. Simulação Compilada para Arquiteturas Descritas em ArchC. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2005.
  Supervisor: Guido Costa Souza de Araújo.
14. Nahri Balesdent Moreano. Algortimos para Alocações de Recursos em Arquiteturas Reconfiguráveis. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2005.
  Orientador: Guido Costa Souza de Araújo.
15. Sandro Rigo. ArchC: Uma Linguagem de Descrição de Arquiteturas. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.
  Orientador: Guido Costa Souza de Araújo.
16. Rodolfo Jardim de Azevedo. Uma Arquitetura para Execução de Código Comprimido em Sistemas Dedicados. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2002.
  Orientador: Guido Costa Souza de Araújo.
17. Paulo Cesar Centoducatte. Compressão de Programas Usando Árvores de Expressão. Tese (Doutorado em Ciência da Computação) - Universidade Estadual de Campinas, . 2000.
  Supervisor: Guido Costa Souza de Araújo.
18. Ricardo Pannain. Compressão de Código de Programa Usando Fatoração de Operandos. Tese (Doutorado em Engenharia Elétrica) - Universidade Estadual de Campinas, . 1999.
  Orientador: Guido Costa Souza de Araújo.
Dissertação de mestrado (39)

Caio Salvador Rohwedder. Accelerated Pooling: Devising a Hardware Accelerated Implementation Based on Im2col and Col2im. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2021.
Orientador: Guido Costa Souza de Araújo.
Marcos Vinícius Guimarães Martins Filho. A Task-Parallel Approach for Neural Networks. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2020.
Orientador: Guido Costa Souza de Araújo.
Heber Augusto Scachetti. Usando Aprendizado de Máquina para Prever Extravasão em Elevatórias. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2020.
Orientador: Guido Costa Souza de Araújo.
Carla Doris Cardoso Cusihuallpa. Melhorando a Precisão do Reconhecimento de Texto usando Técnicas baseadas em Sintaxe. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2020.
Orientador: Guido Costa Souza de Araújo.
Augusto Fernandes Ribas Queiróz. Implementação de uma arquitetura para execução segura de código utilizando PUFs. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2019.
Orientador: Guido Costa Souza de Araújo.
Leandro Negri Zanotto. High Performance Collision Cross Section (HPCCS) Utilização de Técnicas de HPC para Aceleração do Cálculo da Seção de Choque Transversal. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2019.
Orientador: Guido Costa Souza de Araújo.
Ciro Luiz Araujo Ceissler. Transferência Automática para Aceleradores FPGA. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2018.
Orientador: Guido Costa Souza de Araújo.
Rafael Cardoso Fernandes Sousa. Data Coherence Analysis and Optimization. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2017.
Orientador: Guido Costa Souza de Araújo.
Martin Ichilevici de Oliveira. Alocação de Páginas de Memória em Arquiteturas NUMA. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2016.
Orientador: Guido Costa Souza de Araújo.
Jefferson Rodrigo Capovilla. Improving the Statistical Variability of Delay- based Physical Unclonable Functions. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2016.
Orientador: Guido Costa Souza de Araújo.
Rodolfo Guilherme Wottrich. Loop Parallelization in the Cloud Using OpenMP and MapReduce. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2014.
Orientador: Guido Costa Souza de Araújo.
Flávia de Oliveira Santos. MediaBox: Uma Plataforma Baseada em NoCs para Aplicações Multimídia. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2013.
Orientador: Guido Costa Souza de Araújo.
Divino Cesar Soares Lucas. Modelling the Performance Impact of Hot Code Misprediction in Cross-ISA Virtual Machines. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2013.
Orientador: Guido Costa Souza de Araújo.
Caio Hoffman. Análise de desgaste de técnicas de correção de erros em Phase-Change Memories. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2013.
Orientador: Guido Costa Souza de Araújo.
Marcelo Fontes Santana. Autenticação de Circuitos Integrados Usando Physical Unclonable Functions. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2012.
Orientador: Guido Costa Souza de Araújo.
André Oliveira Loureiro do Baixo. Mecanismo para Execução Especulativa de > Aplicações Paralelizadas por Técnicas DOPIPE Usando Replicação de > Estágios. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2012.
Orientador: Guido Costa Souza de Araújo.
Yang Yun Ju. Impacto de Técnicas de Projeto na Redução do Consumo de Energia em ASICs. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, . 2011.
Orientador: Guido Costa Souza de Araújo.
Leonardo Scanferla Amaral. Arquitetura de Algortimos de Criptografia Baseados em Identidade. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2010.
Orientador: Guido Costa Souza de Araújo.
Maxwell Monteiro Andrade de Souza. ISAMAP: Tradução Binária Dinâmica Orientada a Mapeamento de Instruções. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2008.
Orientador: Guido Costa Souza de Araújo.
Fabio Augusto Menocci Cappabianco. Plataforma de Hardware para Processamento de Imagens Baseada na Transformada Imagem-Floresta. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2006.
Orientador: Guido Costa Souza de Araújo.
Marcio Rogério Juliato. Especialização de Arquiteturas para Criptografia em Curvas Elípticas. Dissertação (Mestrado em Mestrado em Ciência da Computação) - Instituto de Computação - UNICAMP, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2006.
Orientador: Guido Costa Souza de Araújo.
Marcio Rodrigo de Oliveria. Estudo e Implementação da Otimização de Preload de Dados Usando a arquitetura Xscale. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2005.
Orientador: Guido Costa Souza de Araújo.
Cristiano Lino Felício. Representações Internas e Geração de Códigos no Compilador Redirecionável Xingó. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, . 2005.
Supervisor: Guido Costa Souza de Araújo.
Felipe Klein. PowerSC: Uma Extensão de SystemC para a Captura de Atividade de Transição. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2005.
Supervisor: Guido Costa Souza de Araújo.
Richard Maciel Costa. Uma Ferramenta para Auxílo na Co-simulação Usando VHDL e SystemC. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2005.
Supervisor: Guido Costa Souza de Araújo.
Eduardo Afonso Billo. Projeto e Implementação de um Descompressor PDC - Compacket em um Processador SPARC. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2005.
Supervisor: Guido Costa Souza de Araújo.
Fransico Blasi Júnior. Otimização de Loops no Projeto Xingó. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, . 2005.
Supervisor: Guido Costa Souza de Araújo.
Bruno de Carvalho Albertini. Um Framework para Simulação de Plataformas SoC. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2005.
Supervisor: Guido Costa Souza de Araújo.
Paulo Castro. Seleção de Padrões de Código para Síntese de Datapaths Especializados. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.
Supervisor: Guido Costa Souza de Araújo.
Desirée Leopoldo da Silva Ottoni. Algoritmos para Alocação de Pilha Baseados em União de Variáveis para DSPs. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.
Orientador: Guido Costa Souza de Araújo.
Roberto Alves Gallo Filho. Um Cripto-Processador Reconfigurável Baseado em Algoritmos de Curvas Elípticas e AES. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.
Orientador: Guido Costa Souza de Araújo.
Wesley Attrot. Xingó - Compilação para uma Representação Intermediária Executável. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2004.
Orientador: Guido Costa Souza de Araújo.
Guilherme de Lima Ottoni. Alocação Global de Registradores de Endereçamento para Referências a Vetores em DSPs. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2002.
Orientador: Guido Costa Souza de Araújo.
Natália Viana Fargasch. Geração e Vetorização de Instruções de Multiplicação e Acumulação para Processadores DSP SIMD. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2001.
Orientador: Guido Costa Souza de Araújo.
Marcio de Oliveira Buss. Escalonamento de Instruções em Arquiteturas VLIW Particionadas Explorando Bypassing de Operandos. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2001.
Orientador: Guido Costa Souza de Araújo.
Rodrigo Augusto Barbato Ferreira. Uma Implementação Distribuída da Máquina Virtual Java Visando o Compartilhamento do Compilador. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Coordenação de Aperfeiçoamento de Pessoal de Nível Superior. 2001.
Orientador: Guido Costa Souza de Araújo.
Bruno Kraychete da Costa. Compressão de Byte-code Usando Recuperação de Sintaxe Abstrata. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 2000.
Orientador: Guido Costa Souza de Araújo.
Marcelo Silva Cintra. Alocação Global de Registradores de Enderecamento Usando Cobertura do Grafo de Indexação e uma Variação da Forma SSA. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2000.
Orientador: Guido Costa Souza de Araújo.
Sandro Rigo. Experimentos com Codificação e Compactação no Gerenciamento de Memória na Máquina Virtual Java. Dissertação (Mestrado em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2000.
Orientador: Guido Costa Souza de Araújo.
Monografia de conclusão de curso de aperfeiçoamento/especialização (0)
Trabalho de conclusão de curso de graduação (0)
Iniciação científica (14)

Victor Ferreira Ferrari. Otimização e Aceleração de Convolução Direta. (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. 2022.
Orientador: Guido Costa Souza de Araújo.
José Eduardo Alves Pereira Filho. Otimização de Modelos de Aprendizado de Máquina para Problemas em Geofísica. (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. 2022.
Orientador: Guido Costa Souza de Araújo.
Vitoria Dias Moreira Pinho. Perfilamento de Código Paralelo em Clusters. (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. 2021.
Orientador: Guido Costa Souza de Araújo.
Alexandre Cepkauskas Petrachinique. Modelos de Aprendizado de Máquina para Execução em NPUs. (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. 2020.
Orientador: Guido Costa Souza de Araújo.
Luciano Gigantelli Zago. PGL: Uma Lingugaem de Geração de Padrões. (Graduando em Graduação) - Instituto de Computação - UNICAMP, . 2020.
Orientador: Guido Costa Souza de Araújo.
Vinícius Couto Espindola. Casamento e Substituição de Padrões em Programas. (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. 2020.
Orientador: Guido Costa Souza de Araújo.
Francisco Namias Vicente. Execução de Código Eficiente em Sistemas Embarcados. (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. 2020.
Orientador: Guido Costa Souza de Araújo.
Felipe de Oliveria Emos. Conversão de OpeACC para OpenMP. Iniciação Científica - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. 2019.
Orientador: Guido Costa Souza de Araújo.
Luís Fernando Vieira Silva. Aceleração de Convolução usando Eingen. (Graduando em Graduação) - Instituto de Computação - UNICAMP, Fundação de Desenvolvimento da Unicamp. 2019.
Orientador: Guido Costa Souza de Araújo.
Rafael Seraphin Sieste. Desenvolvimento de Ferramentas e Analise de Desempenho e Qualidade de Serviço (QoS) em Enlaces Pré-WiMax. (Graduando em Engenharia da Computação) - Universidade Estadual de Campinas, . 2006.
Orientador: Guido Costa Souza de Araújo.
André Marques Morais de Lima. Compactação de Circuitos em Sistemas Reconfiguráveis. (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2002.
Orientador: Guido Costa Souza de Araújo.
Roberto Alves Gallo Filho. Uma Arquitetura Baseada em Criptografia de Curvas Elípticas. (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2001.
Orientador: Guido Costa Souza de Araújo.
Roberto Alves Gallo Filho. Sistema para o Controle da Integridade de Combustível. (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Fundação de Amparo à Pesquisa do Estado de São Paulo. 2000.
Orientador: Guido Costa Souza de Araújo.
Rubergil Violante Junior. Faiska: Simulação e Síntese de Processador Usando VHDL. (Graduando em Ciência da Computação) - Universidade Estadual de Campinas, Conselho Nacional de Desenvolvimento Científico e Tecnológico. 1998.
Orientador: Guido Costa Souza de Araújo.
Orientações de outra natureza (0)

Projetos de pesquisa

Total de projetos de pesquisa (25)

2022-Atual. Estratégias de particionamento para execução distribuída de aprendizado de máquina em problemas inversos
Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (5) / Doutorado: (5) . Integrantes: Guido Costa Souza de Araújo - Coordenador / Sandro Rigo - Integrante / Hervé Yviquel - Integrante. Financiador(es): Petróleo Brasileiro - Rio de Janeiro - Matriz - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2019-2021. Integrando Tensor Slice Optimization into NEST
Descrição: A execução eficiente de modelos de Machine Learning (ML) tornou-se uma meta relevante para cargas de trabalho de computação modernas. Gerar código eficiente para Unidades de Processamento Neural (NPUs) é, portanto, fundamental para o desenvolvimento da área. A plataforma ETRI NEST é uma estrutura completa que permite o design e a geração de código de modelos de ML. Um problema central na compilação para ML é o particionamento e a paralelização de modelos de ML em arquiteturas multicore. Esse problema é particularmente crítico em NPUs baseados em borda que ocupam pouco espaço na memória do chip. Nesses casos, a minimização das operações de transferência de dados é a tarefa mais significativa para melhorar o desempenho. O Tensor Slicing Optimization (TSO) é uma abordagem de exploração de espaço de design NPU multicore que visa particionar e paralelizar camadas de convolução para minimizar o número de transações de memória de/para a memória do host. O objetivo deste projeto é projetar/incorporar o TSO ao NEST. A avaliação experimental da abordagem será testada no motor SilicoNeuro NMP.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Doutorado: (2) . Integrantes: Guido Costa Souza de Araújo - Coordenador / MACHADO PEREIRA, MARCIO - Integrante. Financiador(es): Electronics and Telecommunications Research Institute - Cooperação.
Membro: Guido Costa Souza de Araújo.
2019-Atual. Paralelização de Problemas de Geofísica em Clusters Heterogêneos CPU-GPU na Nuvem
Descrição: Imageamento s sísmico é reconhecidamente um problema de Geofísica que é central à etapa de exploraçãoao de petr ́oleo. A solução deste problema se baseia em técnicas de Reverse Time Migration (RTM) como Common-Reflection-Surface (CRS) e Full Waveform In- version (FWI) que realizam computações complexas em volumes gigantescos de dados. Técnicas como FWI, por exemplo, oferecem soluções precisas para o problema de imageamento sismico, a um custo computational muito elevado. Por outro lado, a disponibilizaçãoao pela indústria de nuvens com nós CPU-GPU tem indicado que problemas como FWI podem se beneficiar de um número significativo de nós CPU-GPU com elevada ca- pacidade computacional. A meta deste projeto é desenvolver uma plataforma, chamada BR-CLOUD, baseada em padrões da industria, que permita uma solução eficiente na nuvem para problemas complexos de imageamento sismico. Para viabilizar esta plataforma pretende-se integrar e ampliar modelos de execução paralela já usados pela indústria como OpenMP, MPI e CUDA. O modelo resultante deve ser totalmente compat ́ıvel com estes padrões, ser independente de vers ̃oes de ferramentas, e permitir o descarregamento de programas científicos complexos em nuvens heterogêneas de maneira transparente, balanceada e tolerante à falhas. Descarregamento de computação (i.e. computation offloading) é um modelo de programação paralela em que os fragmentos do programa (por exemplo, laços quentes) são anotados para que sua execução seja realizada em hardware dedicado ou dispositivos aceleradores como GPUs. A equipe deste projeto possui uma grande experiência em paralelização de código, e propôs o primeiro modelo que esten- deu o padrão OpenMP para permitir descarregamento de computação transparente na nuvem. Este modelo, chamado OmpCloud, segue o padrão OpenMP, e foi testado com uma aplicação científica complexa nas nuvens da Amazon AWS e Microsoft Azure, produzindo bons resultados. Este projeto tem dois objetivos. Primeiro pretende-se estender OmpCloud para viabilizar paralelismo de tarefas de OpenMP 4.X na nuvem, integrando o modelo resultante de maneira transparente com drivers MPI. Isto permitirá a execução não bloqueante e pipelined das tarefas de fomatação e distribuição de dados com a computação em GPU dos kernels dos programas. Espera-se com isto superpor latências de execução temporal e espacialmente de modo a melhorar o desempenho final da aplicação. O segundo objetivo deste projeto é desenvolver técnicas de otimização de código para GPUs que melhorem a localidade de referência e a latência de descarregamento de dados.. Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2) / Mestrado acadêmico: (5) / Doutorado: (5) . Integrantes: Guido Costa Souza de Araújo - Coordenador / Sandro Rigo - Integrante / Hervé Yviquel - Integrante / MACHADO PEREIRA, MARCIO - Integrante / Emílio de Camargo Francesquini - Integrante. Financiador(es): Petróleo Brasileiro - Rio de Janeiro - Matriz - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
Descrição: Imageamento s#305;#769;smico e#769; reconhecidamente um problema de Geof#305;#769;sica que e#769; central a#768; etapade explorac#807;a#771;o de petro#769;leo. A soluc#807;a#771;o deste problema se baseia em te#769;cnicas de ReverseTime Migration (RTM) como Common-Reflection-Surface (CRS) e Full Waveform In-version (FWI) que realizam computac#807;o#771;es complexas em volumes gigantescos de dados.Te#769;cnicas como FWI, por exemplo, oferecem soluc#807;o#771;es precisas para o problema de image-amento s#305;#769;smico, a um custo computational muito elevado. Por outro lado, a disponibi-lizac#807;a#771;o pela indu#769;stria de nuvens com no#769;s CPU-GPU tem indicado que problemas comoFWI podem se beneficiar de um nu#769;mero significativo de no#769;s CPU-GPU com elevada ca-pacidade computacional. A meta deste projeto e#769; desenvolver uma plataforma, chamadaBR-CLOUD, baseada em padro#771;es da industria, que permita uma soluc#807;a#771;o eficiente na nu-vem para problemas complexos de imageamento s#305;#769;smico. Para viabilizar esta plataformapretende-se integrar e ampliar modelos de execuc#807;a#771;o paralela ja#769; usados pela indu#769;striacomo OpenMP, MPI e CUDA. O modelo resultante deve ser totalmente compat#305;#769;vel comestes padro#771;es, ser independente de verso#771;es de ferramentas, e permitir o descarregamentode programas cient#305;#769;ficos complexos em nuvens heteroge#770;neas de maneira transparente,balanceada e tolerante a#768; falhas. Descarregamento de computac#807;a#771;o (i.e. computation of-floading) e#769; um modelo de programac#807;a#771;o paralela em que os fragmentos do programa (porexemplo, lac#807;os quentes) sa#771;o anotados para que sua execuc#807;a#771;o seja realizada em hardwarededicado ou dispositivos aceleradores como GPUs. A equipe deste projeto possui umagrande experie#770;ncia em paralelizac#807;a#771;o de co#769;digo, e propo#770;s o primeiro modelo que esten-deu o padra#771;o OpenMP para permitir descarregamento de computac#807;a#771;o transparente nanuvem. Este modelo, chamado OmpCloud, segue o padra#771;o OpenMP, e foi testado comuma aplicac#807;a#771;o cient#305;#769;fica complexa nas nuvens da Amazon AWS e Microsoft Azure, pro-duzindo bons resultados. Este projeto tem dois objetivos. Primeiro pretende-se estenderOmpCloud para viabilizar paralelismo de tarefas de OpenMP 4.X na nuvem, integrandoo modelo resultante de maneira transparente com drivers MPI. Isto permitira#769; a execuc#807;a#771;ona#771;o bloqueante e pipelined das tarefas de fomatac#807;a#771;o e distribuic#807;a#771;o de dados com a com-putac#807;a#771;o em GPU dos kernels dos programas. Espera-se com isto superpor late#770;ncias deexecuc#807;a#771;o temporal e espacialmente de modo a melhorar o desempenho final da aplicac#807;a#771;o.O segundo objetivo deste projeto e#769; desenvolver te#769;cnicas de otimizac#807;a#771;o de co#769;digo paraGPUs que melhorem a localidade de refere#770;ncia e a late#770;ncia de descarregamento de dados.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Emilio de Camargo Francesquini - Integrante / Guido Costa Souza de Araújo - Coordenador.
Membro: Emilio de Camargo Francesquini.
2019-Atual. Aceleração de Convolução usando Eingen
Situação: Em andamento; Natureza: Pesquisa. Alunos envolvidos: Graduação: (4) / Mestrado acadêmico: (5) / Doutorado: (2) . Integrantes: Guido Costa Souza de Araújo - Coordenador. Financiador(es): Instituto de Computação - UNICAMP - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2015-2017. A Multicore Task Scheduler Platform (MTSP)
Descrição: Paralelização de trechos de programa que possuem dependências carregadas por laços ("loop-carried dependencies") é um problema complexo para o qual não existem boas soluções. Técnicas de paralelização baseadas em tarefas geradas dinamicamente a partir de um grafo de dependências vem sendo sugeridas como uma abordagem promissora para este problema, de maneira análoga ao que é feito pelo Algoritmo de Tomasulo durante a execução de instruções em processadores super-escalares. No entanto, o custo computacional de se manter dependências de tarefas é alto, e novos algoritmos e arquiteturas precisam ser estudados que minimizem este overhead. O objetivo final deste projeto é desenvolver algoritmos/arquiteturas de escalonamento de tarefas em uma plataforma experimental denominada Multicore Task Scheduler Platform (MTSP).. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (1) / Especialização: (0) / Mestrado acadêmico: (0) / Doutorado: (1) . Integrantes: Guido Costa Souza de Araújo - Coordenador / Divino César Soares Lucas - Integrante / Lucas Henrique Morais - Integrante. Financiador(es): LG Electronics do Brasil - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2015-2017. OpenMP para GPGPU: Transformação e Otimização
Descrição: Um dos desafios mais importantes para os desenvolvedores de software modernos é a concepção de aplicações que tirem proveito do poder e benefícios de desempenho de arquiteturas heterogêneas. Estes sistemas contêm tipicamente um número de unidades de processamento, com diferentes características, que vão desde CPUs com múltiplos núcleos, GPUs altamente especializadas e aceleradores de hardware. Os telefones celulares, por exemplo, têm geralmente uma CPU para a execução das aplicações do usuário e sistema operacional, mas eles também contêm processadores especializados (por exemplo GPUs e DSPs) para melhorar o desempenho de tarefas de computação intensiva, como processamentos de áudio e vídeo. Este projeto visa o desenvolvimento de um framework de paralelização para sistemas heterogêneos baseados em GPU que irá permitir a síntese de código portátil padrão em representação intermediaria (SPIR) a partir de construções OpenMP.. Situação: Concluído; Natureza: Pesquisa. Alunos envolvidos: Graduação: (2) / Especialização: (0) / Mestrado acadêmico: (1) / Mestrado profissional: (0) / Doutorado: (1) . Integrantes: Guido Costa Souza de Araújo - Coordenador / Marcio Pereira Machado - Integrante / Luís Mattos - Integrante / Rafael Cardoso Fernandes Sousa - Integrante. Financiador(es): SIDIA INSTITUTO DE CIENCIA E TECNOLOGIA - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2012-2014. Paralelização de Laços para Regiões Quentes de Programa usando Software Pipeline Desacoplado e sua Aplicação a Problemas de Reconhecimento Robusto de Face
Descrição: Este projeto tem por objetivo desenvolver atividades colaborativas entre os profissionais do setor de Pesquisa e Desenvolvimento (R&D) da Samsung Eletrônica da Amazônia e o Instituto de Computação da Universidade Estadual de Campinas visando a realização de Projeto de Pesquisa nas áreas de Paralelização de Regiões Quentes e sua Aplicação em Problemas de Reconhecimento Automática de Faces.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador. Financiador(es): Samsung Eletrônica da Amazônia - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2012-2013. Algoritmos e Suporte em Hardware para Projeto de Máquinas Virtuais Eficientes
Descrição: Este projeto visa investigar algoritmos e técnicas em hardware para auxiliar a implementação de máquinas virtuais eficientes. Máquinas virtuais são programas de computador que emulam uma interface para execução de outros programas, compilados para a interface sendo emulada. Esta tecnologia está presente em diversos sistemas computacionais e é utilizada desde o suporte à linguagens de programação de alto nível, como na máquina virtual Java, até a implementação de pro- cessadores com projeto integrado de hardware e software, como é o caso do processador Efficeon da Transmeta. A maioria das máquinas virtuais existentes na literatura utiliza técnicas de emulação si- milares, como interpretação e tradução dinâmica de binários. De fato, as duas técnicas são muitas vezes utilizadas de forma colaborativa, em uma mesma máquina virtual, para acelerar o processo de emulação e tornar a máquina virtual eficiente. Dada a importância do processo de emulação nas máquinas virtuais, o objetivo deste projeto de pesquisa é a investigação de algoritmos e técnicas em hardware para acelerar o processo de emulação em máquinas vir- tuais. O projeto será focado na investigação de técnicas para detecção e predição de código ?quente?.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2011-2013. Sistemas Integrados Multiprocessados para Suporte a Realidade Aumentada em Dispositivos Móveis - MRM
Descrição: Projeto Casadinho/Procad CNPq 552699/2011-0.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Integrante / Rodolfo Jardim de Azevedo - Integrante / Ney Laert Villar CAllazans - Coordenador.
Membro: Guido Costa Souza de Araújo.
2011-2012. Análise, Modelagem e Otimização de Potência e Desempenho em Data-centers
Descrição: O crescimento vertiginoso da Internet tem possibilitado o surgimento de um novo paradigma em Computação denominado Cloud Computing (Computação nas Nuvens). Neste paradigma, a computação é realizada remotamente em centros da dados (data-centers), que disponibilizam, de maneira transparente ao usuário, desde serviços básicos de acesso a repositórios e conteúdos, à servidores de ciclos capazes de realizar computação científica sofisticada, ou data-mining em volumes gigantescos de dados. A viabilidade deste modelo está baseada em dois aspectos fundamentais: disponibilidade de banda de acesso, e eficiência computacional e energética dos data-centers. Este projeto tem por objetivo estudar problemas de modelagem e otimização de desempenho e pot?encia em data-centers. Ele está dividido em três grandes sub-projetos: (a) análise e modelamento de performance e consumo de potência das arquiteturas utilizadas; (b) gerenciamento de potência dentro dos requisitos de desempenho; (c) estudo de técnicas de detecção e extração de paralelismo das arquiteturas multicore usadas nos centros. Estes sub-projetos estão relacionados da seguinte forma. Inicialmente iremos criar modelos de potência e desempenho para as arquiteturas e estudaremos qual o impacto das aplicações nestes modelos. Em paralelo, serão pesquisados mecanismos de gerenciamento de potência que permitam distribuir a computação de maneira eficiente, melhorando assim o desempenho do centro por Watt de potência consumida. Por último, estudaremos algoritmos que permitam aumentar o desempenho destes centros a partir da detecção e distribuição de paralelismo em suas arquiteturas multicore.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador / Rodolfo Jardim de Azevedo - Integrante / Sandro Rigo - Integrante / Reinaldo Bergamaschi - Integrante. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2008-2010. Desenvolvimento de Técnicas de Hardware e Software para Otimização de Desempenho em Arquiteturas Modernas de Processadores
Descrição: Este projeto teve como foco principal o estudo de novas técnicas de projeto, verificação e otimização de desempenho em arquiteturas dedicadas e processadores multi-core. Foram estudados aspectos relacionados à: (a) introspecção de plataformas SoC; (b) simulação e avaliação de potência consumida; (c) técnicas de redução da potência consumida; (d) captura de traços de execução freqüentes; (e) compilação dinâmica de código; e (f) otimização de programas.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2006-2009. Automação do Projeto de Sistemas Dedicados Usando uma Linguagem de Descrição de Arquiteturas - UNICAMP e UFSC
Descrição: O foco principal desse projeto é ampliar a Linguagem ArchC juntamente com seu conjunto de ferramentas.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador / Rodolfo Jardim de Azevedo - Integrante / Sandro Rigo - Integrante / Paulo Cesar Centoducatte - Integrante / Luiz Claudio Villar dos Santos - Integrante. Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2006-2009. Algoritmos para Geração de Código e Simulação de Arquiteturas Multicore e MPSoC
Descrição: Com o aumento da integração dos circuitos VLSI o problema de densidade de potência em arquiteturas superescalares cresceu consideravelmente. Como alternativa, a indústria está́ considerando uma solução baseada na combinação de arquiteturas multicore, onde um número elevado de processaores escalares extremamente otimizados, funcionando em uma frequência mais baixa, seriam conectados a uma hierarquia de memoória baseada em transações, utilizando um modelo de progrmação inspirado em threads. Por outro lado, na área de sistemas embarcados está se estabelecendo um consenso que os sistemas embarcados do futuro serão formados por plataformas heterogêneas, denominadas MPSoCs. O objetivo central deste projeto é estudar os principais problemas de pesquisa relacionados a estas novas macro arquiteturas.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2006-2008. Projetos Baseados em Plataformas: Estabelecendo um Ambiente Comum para Pesquisa e Desenvolvimento de Novas Metodologias de Projeto - UFPE, UNICAMP e UFCG
Descrição: Desenvolvimento de metodologias para projetos baseados em plataformas.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador / Rodolfo Jardim de Azevedo - Integrante / Paulo Cesar Centoducatte - Integrante / Sandro Rigo - Integrante. Financiador(es): Coordenação de Aperfeiçoamento de Pessoal de Nível Superior - Cooperação.
Membro: Guido Costa Souza de Araújo.
2005-2007. Microcode Compression - UNICAMP e Intel Corporation (California, EUA)
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2005-2007. Projeto Intel-UNICAMP: Parceria Tecnológica e Intercâmbio.
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2004-2008. Xingo: Um Compilador Otimizante para Arquiteturas Dedicadas e Reconfiguráveis
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2004-2004. Otimização de Código de Pre-load em Arquiteturas XScale -- UNICAMP e Intel Corporation (California, EUA)
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2003-2010. Brazil-IP - Consórcio para Formação de Talentos na Concepção e Projeto de Sistemas Digitais e Propriedade Intelectual
Descrição: O processo de modernização brasileiro nos últimos anos tem custado ao País um preço extremamente alto. O impacto disto pode ser sentido no crescimento vertiginoso do déficit na balança comercial brasileira. O segundo ítem que mais contribui para este déficit (US$ 1.8 Bi em 2001) é a importação de componentes eletrônicos para a indústria. O MCT vem realizando um esforço considerável para atrair a atenção de grandes fabricantes mundiais de componentes na tentativa de motivá-los a instalar centros de manufatura e projeto no País. Do lado da manufatura, este esforço tem como foco principal a atração de indústrias mundiais de componentes eletrônicos. Com relação às atividades de projeto de componentes, a SEPIN/MCT, através do Plano Nacional de Microeletrônica (Design House), estabeleceu uma política de indução de atividades de projeto em componentes microeletrônicos, que procura estimular simultaneamente atividades acadêmicas, profissionais e industriais neste setor. Em consonância com a proposta do PNM, um grupo de universidades (listados abaixo) se organizou em torno do projeto The Brazil-IP Network (http://www.ic.unicamp.br/~srigo/wsld/BrazilIP.html ). Este projeto tem por objetivo estruturar as atividades das instituições de microeletrônica do País em torno de uma rede colaborativa e distribuída capaz de desenvolver projeto de componentes semicondutores, conhecidos como Intellectual Property (ou IPs). A missão da Brazil IP Network pode ser dividida em duas partes. A curto prazo ela pretende aumentar a capacidade do País de organizar atividades de projeto, expondo instituições de P&D a práticas internacionais de projeto (VSI/SRS) e avaliação. A longo prazo, o objetivo é agilizar a formação de massa crítica em projeto capaz de alavancar startups (Design Houses) no País. Neste sentido, ela complementa as linhas de ação do PNM.. Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2003-2005. Looking for New Instructions and Optimizations in Embedded Systems - UNICAMP e Microsoft Corporation (Washington, EUA)
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2002-2007. ChameLeon - Especialização de Processadores para Arquiteturas Reconfiguráveis - CT-INFO/CNPq
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador. Financiador(es): Conselho Nacional de Desenvolvimento Científico e Tecnológico - Auxílio financeiro.
Membro: Guido Costa Souza de Araújo.
2002-2004. Inner-Loop Synthesis Using Processor-FPGA Architectures - UNICAMP e Mindspeed Technologies (California, EUA)
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2000-2004. Um Compilador Otimizante para Arquiteturas Dedicadas - FAPESP
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
2000-2001. Compiling Techniques for VLIW-DSP Architectures - UNICAMP e Conexant Semiconductor (California, EUA)
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.
1999-2001. ProTeM-CC NSF/CNPq Collaborative Research Project on Design Environments for Application Specific Processors - UNICAMP, MIT e Princeton
Situação: Concluído; Natureza: Pesquisa. Integrantes: Guido Costa Souza de Araújo - Coordenador.
Membro: Guido Costa Souza de Araújo.

Prêmios e títulos

Total de prêmios e títulos (24)

Prêmio Zeferino Vaz - Excelência em Pesquisa e Ensino, UNICAMP.. 2022.
Membro: Guido Costa Souza de Araújo.
Prêmio de Excelência Didática, Instituto de Computação, UNICAMP.. 2021.
Membro: Guido Costa Souza de Araújo.
Prêmio Inventores da UNICAMP (Licenciamento Kryptus), UNICAMP.. 2017.
Membro: Guido Costa Souza de Araújo.
Best Paper Award, SBAC-PAD.. 2017.
Membro: Guido Costa Souza de Araújo.
Prêmio Inventores da UNICAMP (Licenciamento Samsung), UNICAMP.. 2016.
Membro: Guido Costa Souza de Araújo.
Test of Time Award, SBCCI.. 2014.
Membro: Guido Costa Souza de Araújo.
Best paper candidate, TRANSACT'14.. 2014.
Membro: Guido Costa Souza de Araújo.
Paper Award (2o. Lugar), WSCAD-SCC.. 2012.
Membro: Guido Costa Souza de Araújo.
Prêmio Excelência Didática, Instituto de Computação, UNICAMP.. 2008.
Membro: Guido Costa Souza de Araújo.
Professor Titular, UNICAMP.. 2007.
Membro: Guido Costa Souza de Araújo.
Intel Multicore Curriculum Award, Intel Corporation (EUA).. 2006.
Membro: Guido Costa Souza de Araújo.
Prêmio CTD (1o. Lugar Doutorado), Sociedade Brasileira de Computação.. 2006.
Membro: Guido Costa Souza de Araújo.
Best IP Design Award, IP/SOC.. 2006.
Membro: Guido Costa Souza de Araújo.
Prêmio Capes de Teses (1o lugar), CAPES.. 2006.
Membro: Guido Costa Souza de Araújo.
Julio Salek Aude Award, SBAC-PAD 2004.. 2004.
Membro: Guido Costa Souza de Araújo.
Best Paper Award, SCOPES'03.. 2003.
Membro: Guido Costa Souza de Araújo.
Microsoft Research Award, Microsoft Corporation (EUA).. 2003.
Membro: Guido Costa Souza de Araújo.
Prêmio CTD (2o. lugar Mestrado), Sociedade Brasileira de Computação.. 2003.
Membro: Guido Costa Souza de Araújo.
Prêmio Zeferino Vaz - Excelência em Pesquisa e Ensino, UNICAMP.. 2002.
Membro: Guido Costa Souza de Araújo.
Professor Livre Docente, UNICAMP.. 2002.
Membro: Guido Costa Souza de Araújo.
Paraninfo da Turma, Engenharia de Computação.. 2002.
Membro: Guido Costa Souza de Araújo.
Conexant Research Award, Conexant Semiconductor Systems Inc, California (EUA).. 2001.
Membro: Guido Costa Souza de Araújo.
Mindspeed Research Award, Mindspeed Technologies, California (EUA).. 2001.
Membro: Guido Costa Souza de Araújo.
ACM/IEEE Best Paper Award, 33rd ACM/IEEE Design Automation Conference.. 1996.
Membro: Guido Costa Souza de Araújo.

Participação em eventos

Total de participação em eventos (16)

Palestra Convidada Intel Labs.Palestra convidada: Efficient Address Register Allocation, Microprocessor Technology Lab, Intel Corporation, California (EUA). 2004. (Seminário).
Symposium on Integrated Circuit Design. Organização de Painel: The New Challenges in IC Design. 2004. (Congresso).
Symposium on Integrated Circuit Design.Organização de Painel: Microeletrônica - Uma Perspectiva Empresarial. 2004. (Simpósio).
Congresso da Sociedade Brasileira de Computação. Palestra Convidada: As Bodas de Hardware e Software, Congresso da SBC. 2003. (Congresso).
IEEE/ACM Int. Symposium on System Synthesis.Datapath Merging and Interconnection Sharing for Reconfigurable Architectures. 2002. (Simpósio).
Palestra Convidada, Intel Labs.Merging Datapaths for Application Specific Processors. 2002. (Encontro).
5th International Workshop on Software and Compilers for Embedded Systems.Using the IMPACT Compiler Framework to Implement a Compiler for a Fixed Point DSP. 2001. (Simpósio).
International Conference on Compilers, Architetures and Synthesis for Embedded Systems. Tailoring Pipeline Bypassing and Functional Unit Mapping to Application in Clustered VLIW Architectures. 2001. (Congresso).
ACM Symposium on Language Compilers and Tools for Embedded Systems. Array Reference Allocation Using SSA-Form and Live Range Growth. 2000. (Congresso).
CNPq/NSF CNPq/NSF Workshop on Embedded Architectures and Compilers.Organização de evento: CNPq/NSF Workshop on Embedded Architectures and Compilers. 2000. (Seminário).
Palestra Convidada, Conexant Semiconductor Systems.Palestra Convidada: Vectorization Techniques for SIMD DSP Architectures, Conexant Semiconductor Systems. 2000. (Seminário).
Simpósio Brasileiro de Linguagens de Programação. Byte-code Compression Using Abstract Syntax Tree Recovery. 2000. (Congresso).
IEEE/ACM 12th International Symposium on System Synthesis. Compressed Code Execution on DSP Architectures. 1999. (Congresso).
Palestra Convidada, University of California at Irvine.Palestra Convidada: Register Allocation for Indirect Addressing in Loops, University of California at Irvine. 1999. (Seminário).
31st ACM/IEEE Int. Symposium on System Synthesis.Code Compression Based on Operand Factorization. 1998. (Simpósio).
VI SECOMP.Palestra Convidada: Processadores e Compiladores - Ontem, Hoje e Amanhã. 1998. (Encontro).

Organização de eventos

Total de organização de eventos (0)

Lista de colaborações

Colaborações endôgenas (2)

Guido Costa Souza de Araújo ⇔ Alfredo Goldman vel Lejbman (1.0)
MORAIS, LUCAS ; SILVA, VITOR ; GOLDMAN, ALFREDO ; ALVAREZ, CARLOS ; BOSCH, JAUME ; FRANK, MICHAEL ; ARAUJO, GUIDO. Adding Tightly-Integrated Task Scheduling Acceleration to a RISC-V Multi-core Processor. Em: the 52nd Annual IEEE/ACM International Symposium, p. 861-872, 2019.

Guido Costa Souza de Araújo ⇔ Emilio de Camargo Francesquini (1.0)
YVIQUEL, HERVÉ ; PEREIRA, MARCIO ; FRANCESQUINI, EMÍLIO ; VALARINI, GUILHERME ; LEITE, GUSTAVO ; ROSSO, PEDRO ; CECCATO, RODRIGO ; CUSIHUALPA, CARLA ; DIAS, VITORIA ; Rigo, Sandro ; SOUZA, ALAN ; ARAUJO, GUIDO. The OpenMP Cluster Programming Model. Em: ICPP '22: 51st International Conference on Parallel Processing, p. 1, 2022.

Data de processamento: 01/07/2025 10:12:49

Relatório gerado por scriptLattes V9. Os resultados podem ser afetados por possíveis falhas decorrentes de inconsistências no preenchimento dos Currículos Lattes. E-mail de contato: kon@ime.usp.br